研究目的
展示了采用模板辅助选择性外延方法在硅上单片集成的平面InAs/Si隧穿场效应晶体管（TFET），并分析了限制器件性能的因素。
研究成果
该论文展示了采用可扩展且与CMOS兼容的工艺在硅衬底上单片集成的InAs/Si TFET器件。这些器件展现出最先进的性能，但受限于异质结缺陷。未来工作需聚焦于降低缺陷浓度以实现亚60 mV/十倍频程的开关特性。
研究不足
TFET的性能受缺陷限制，尤其是异质结处的缺陷，这会影响亚阈值摆幅和导通电流。
1：实验设计与方法选择：
本研究采用模板辅助选择性外延法制备InAs/Si隧穿场效应晶体管（TFET）。
2：样品选择与数据来源：
器件制备于常规绝缘体上硅（SOI）衬底。
3：实验设备与材料清单：
包括电子束光刻、金属有机化学气相沉积及多种刻蚀工艺。
4：实验流程与操作步骤：
具体流程包含定义p+硅漏极、制备模板、生长InAs源区、沉积栅堆叠以及制作源漏接触电极。
5：数据分析方法：
通过电学特性测试与低温测量分析器件性能。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
e-beam lithography
Defining device features
-
metal-organic chemical vapor deposition
Selectively growing an InAs source
-
Al2O3
Part of the gate-stack
-
HfO2
Part of the gate-stack
-
tungsten (W)
Gate metal
-
Ni/Au
Source and drain contacts
-
登录查看剩余4件设备及参数对照表
查看全部
