研究目的
调查过去十年中与可编程LDPC解码器相关的最重要出版物,评估并行架构和数据并行编程模型的优缺点,并探索与底层代码的关键特性及解码算法特征相关的设计空间。
研究成果
该调查得出结论:可编程低密度奇偶校验(LDPC)解码器,尤其是基于GPU和CPU实现的方案,为新编码设计原型阶段提供了灵活的替代方案。研究强调了数据并行与任务并行策略在实现高解码吞吐量和低延迟方面的重要性。论文同时指出了该领域现存问题,特别是关于在并行可编程及可重构架构上开发高效LDPC解码器的挑战。
研究不足
该调查仅限于可编程LDPC解码器,未广泛涵盖专用硬件解码器。同时重点关注采用高级综合模型为可重构架构开发的解码器,排除了使用传统RTL方法开发的解码器。