研究目的
研究采用数字子采样架构的低功耗、低抖动全数字锁相环(AD-PLL)在物联网(IoT)高性能时钟中的应用开发。
研究成果
基于ADC的AD-PLL采用电压域数字化的子采样架构,在相位数字化方面实现了高分辨率,从而具备低带内相位噪声和低功耗特性。该锁相环展现出优异性能,其优值系数(FoM)达到-242 dB,表明其在物联网应用中具有实现高性能时钟生成的潜力。
研究不足
该研究受限于65纳米CMOS技术的约束条件,包括器件漏电和低供电电压,这些因素可能影响相位噪声和杂散性能。此外,数字子采样架构的有效性主要在整数N分频操作中得到验证,分数分频操作仍需进一步探索。
1:实验设计与方法选择:
本研究采用全数字锁相环(AD-PLL),通过ADC实现电压域数字化,避免了传统TDC的分辨率与功耗权衡。包含18位C类数控振荡器(DCO)、4位比较器、数字环路滤波器(DLF)及频率锁定环(FLL)。
2:样本选择与数据来源:
实验基于65 nm CMOS工艺,在2.2 GHz载波频率下重点实现低带内相位噪声与均方根抖动。
3:2 GHz载波频率下重点实现低带内相位噪声与均方根抖动。
实验设备与材料清单:
3. 实验设备与材料清单:测试系统包含频谱分析仪(Agilent E4407B)和信号源分析仪(Agilent E5052B)用于评估。
4:实验流程与操作步骤:
通过测量相位噪声、抖动及功耗评估所提PLL性能,并调节可变增益放大器(VGA)优化性能。
5:数据分析方法:
将所提ADC-PLL的相位噪声、抖动及优值系数(FoM)与先进整数N数字锁相环进行对比分析。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容