研究目的
研究掺杂分离的NiGe金属源/漏结构在实现具有优异电学特性的锗互补隧穿场效应晶体管中的可行性,以应用于未来低功耗CMOS技术。
研究成果
采用掺杂分离镍锗金属源漏结构的锗互补型隧穿场效应晶体管(TFETs)展现出优异的导通态电流与陡峭亚阈值斜率,其中锗p型TFETs在7K温度下实现了28 mV/dec的创纪录S因子。这些成果凸显了掺杂分离镍锗源漏结构在实现低功耗逻辑应用高性能锗TFETs方面的潜力。
研究不足
该研究指出,锗n型隧穿场效应晶体管(Ge nTFETs)的性能较p型隧穿场效应晶体管(pTFETs)逊色,表明MOS界面钝化可能是关键问题。此外,开态电流在低温下受到抑制,说明实现小亚阈值摆幅(??因子)与维持高开态电流之间存在权衡。
1:实验设计与方法选择:
本研究采用掺杂分离法调控NiGe/Ge结的肖特基势垒高度,用于锗隧穿场效应晶体管(Ge TFETs)。
2:样品选择与数据来源:
使用电阻率为1–10 Ω·cm的(100) p型和n型锗衬底。
3:实验设备与材料清单:
设备包括用于SiO?沉积的等离子体增强化学气相沉积(PECVD)、用于栅极堆叠形成的原子层沉积(ALD)以及用于结构分析的透射电子显微镜(TEM)。材料包括镍(Ni)、氧化铝(Al?O?)、氧化锗(GeO??)及掺杂剂(磷和硼)。
4:实验步骤与操作流程:
工艺流程包括预清洗、场氧化层沉积、有源区定义、通过离子注入实现掺杂分离、镍沉积、快速热退火、栅极堆叠形成及接触焊盘制备。
5:数据分析方法:
通过电流-电压(??–??)特性和电容-电压(??–??)行为表征电学性能,并利用阿伦尼乌斯图评估肖特基势垒高度。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容