研究目的
设计并展示一款完全集成的25Gb/s低噪声光接收器,将跨阻放大器(TIA)、连续时间线性均衡器(CTLE)、限幅放大器(LA)和时钟数据恢复电路(CDR)集成于单颗CMOS芯片,解决带宽限制、噪声及工艺角变异问题。
研究成果
这款全集成光接收器在25Gb/s速率下实现了52微安培的灵敏度,具有低噪声和有效的拐角补偿特性,证明了全CMOS光链路用于高带宽互连的可行性。未来工作可聚焦于向更高数据速率扩展并进一步降低功耗。
研究不足
该设计专为40纳米CMOS工艺定制,可能无法直接适用于其他工艺节点。采用150飞法光电二极管及特定供电电压(3.3伏与1.3伏)可能限制其通用性。时钟数据恢复电路仅在有限频率范围(24.3吉比特/秒至28.1吉比特/秒)内运行,且自动增益控制方案可能需要进一步优化以实现更宽的动态范围。
1:实验设计与方法选择:
本实验涉及在40nm CMOS工艺中设计和制造光接收器,集成模拟前端(TIA、CTLE、LA)和数字CDR组件。理论模型包括采用负电容和负跨导增益带宽的基于反相器的TIA、用于工艺偏差补偿的MOSFET拐角补偿技术,以及实现增益稳定的自动增益控制(AGC)。
2:样品选择与数据来源:
通过可变光衰减器(VOA)和基于CMOS的25Gbps VCSEL发射器对制备的接收器芯片进行测试。使用误码率测试仪(BERT)生成PRBS31数据以测量灵敏度。
3:实验设备与材料清单:
设备包括可变光衰减器(VOA)、基于CMOS的VCSEL发射器、ML-4009误码率测试仪及150fF光电二极管;材料为40nm CMOS工艺制备的芯片。
4:实验流程与操作步骤:
将接收器连接至光源,通过误码率测试在不同负跨导设置下测量灵敏度,并评估不同输入电流下的AGC性能。
5:数据分析方法:
通过误码率测量确定灵敏度,分析功耗、带宽等性能指标数据。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容