修车大队一品楼qm论坛51一品茶楼论坛,栖凤楼品茶全国楼凤app软件 ,栖凤阁全国论坛入口,广州百花丛bhc论坛杭州百花坊妃子阁

oe1(光电查) - 科学论文

10 条数据
?? 中文（中国） ▾

  • [IEEE 2019年第46届光伏专家会议(PVSC) - 美国伊利诺伊州芝加哥(2019年6月16日-2019年6月21日)] 2019年第46届IEEE光伏专家会议(PVSC) - 1310纳米波长高效单色光伏发电转换的机遇

    摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流的前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一设计约束问题。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖耍疚淖凼隽斯ナ昕杀喑蘈DPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的关键问题。

    关键词： 并行计算、GPU、LDPC解码器、可重构计算、高级综合、CPU、LDPC码

    更新于2025-09-23 15:21:01

  • [IEEE 2019年第三届电子、材料工程与纳米技术国际会议(IEMENTech) - 印度加尔各答(2019.8.29-2019.8.31)] 2019年第三届电子、材料工程与纳米技术国际会议(IEMENTech) - I型周期结构对150度弯头基板集成波导共线臂的影响

    摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流的前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一设计约束问题。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖?，本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的关键问题。

    关键词： 并行计算、GPU、LDPC解码器、可重构计算、高级综合、CPU、LDPC码

    更新于2025-09-23 15:21:01

  • [IEEE 2019年第六届电动汽车技术国际会议（ICEVT）- 印度尼西亚巴厘岛（2019.11.18-2019.11.21）] 2019年第六届电动汽车技术国际会议（ICEVT）- 利用被动冷却和浮动法提高光伏电池效率的实验方法

    摘要： 软件定义无线电（SDR）通过将无线通信系统从固定的硬件平台转变为更受用户控制的软件范式，实现了前所未有的灵活性。然而，设计和实现此类SDR仍可能耗时较长，因为它们通常需要对运行环境有深入的了解，并对程序进行细致的调整。本文的贡献在于设计了一个可在常用USRP平台上运行的双向收发器，并利用MATLAB标准工具（如MATLAB Coder和MEX）实现以加速处理步骤。我们概述了如何创建基于状态-动作的设计策略，使同一节点能在发射机和接收机功能之间切换。该设计能够针对差分二进制相移键控物理层和CSMA/CA/ACK MAC层相关处理?？樯瓒ǖ氖毙蛞螅迪植问淖钣叛≡?，确保所有操作在功能上符合IEEE 802.11b标准1 Mb/s规范。系统代码库通过通信系统工具箱实现，并集成了信道感知和指数随机退避机制以解决争用问题。当前工作提供了一个实验测试平台，支持从基础IEEE 802.11b标准出发创建新型MAC协议。我们的设计方法保证了双向链路性能的一致性，三节点实验结果表明该系统在缓解数据包冲突和维持节点间公平性方面具有鲁棒性，使其成为高层协议设计的可行框架。

    关键词： 软件定义无线电、IEEE 802.11b、指数随机退避、MEX、CSMA/CA/ACK、可重构计算、能量检测

    更新于2025-09-23 15:19:57

  • [IEEE 2018国际激光光学会议（ICLO）- 圣彼得堡（2018年6月4日-2018年6月8日）] 2018国际激光光学会议（ICLO）- 基于Yb光纤种子源和Yb:YAG放大器的紧凑型CPA激光系统

    摘要： 采用台积电65纳米LP1P8M CMOS工艺在芯片上实现了一种由多功能处理单元（PE）通过面积高效的线交换网状连接（LSMC）路由互连组成的粗粒度可重构处理单元（RPU）。提出了一种分层配置上下文（HCC）组织方案，以降低快速重配置的实施开销和能耗。该RPU被集成到两个面向多标准视频解码的片上系统（SoC）中。高性能芯片包含两个RPU处理器（命名为REMUS_HPP），可在200 MHz下以每秒30?。╢ps）的速度解码H.264视频流。与XPP-III可重构处理器相比，REMUS_HPP仅消耗280 mW功耗就实现了25%的性能提升，从而提高了能效。另一款面向低功耗应用的芯片（命名为REMUS_LPP）仅集成一个RPU处理器。在75 MHz下，REMUS_LPP可以24.5 mW功耗以每秒35帧的速度解码H.264视频流，与ADRES可重构处理器相比，功耗降低了76%并提升了能效。

    关键词： 可重构计算、视频解码、粗粒度可重构阵列

    更新于2025-09-23 15:19:57

  • [2019年IEEE第46届光伏专家会议（PVSC） - 美国伊利诺伊州芝加哥（2019年6月16日-2019年6月21日）] 2019年IEEE第46届光伏专家会议（PVSC） - 采用带区域初始化的粒子群优化算法改进部分阴影光伏阵列的最大功率点跟踪

    摘要： 采用台积电65纳米LP1P8M CMOS工艺在芯片上实现了一种由多功能处理单元（PE）通过面积高效的线交换网状连接（LSMC）路由互连组成的粗粒度可重构处理单元（RPU）。提出了一种分层配置上下文（HCC）组织方案，以降低快速重配置的实施开销和能耗。该RPU被集成到两个面向多标准视频解码的片上系统（SoC）中。高性能芯片包含两个RPU处理器（命名为REMUS_HPP），可在200 MHz下以每秒30?。╢ps）的速度解码H.264视频流。与XPP-III可重构处理器相比，REMUS_HPP仅消耗280 mW功耗就实现了25%的性能提升，从而提高了能效。另一款面向低功耗应用的芯片（命名为REMUS_LPP）仅集成一个RPU处理器。在75 MHz下，REMUS_LPP可以24.5 mW功耗以每秒35帧的速度解码H.264视频流，与ADRES可重构处理器相比，功耗降低了76%并提升了能效。

    关键词： 可重构计算、视频解码、粗粒度可重构阵列

    更新于2025-09-23 15:19:57

  • [2019年IEEE可持续电力与能源会议(iSPEC) - 中国北京(2019.11.21-2019.11.23)] 2019年IEEE可持续电力与能源会议(iSPEC) - 基于RBM与LSTM-RNN结构结合天气因素量化的光伏功率精确短期预测方法

    摘要： 低密度奇偶校验（LDPC）分组码因其逼近香农极限的特性而成为主流前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一解码器设计约束问题。但随着图形处理器等并行架构的兴起，以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖耍疚淖凼隽斯ナ昕杀喑蘈DPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的关键设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的一系列开放性问题。

    关键词： 低密度奇偶校验码、高级综合、中央处理器、并行计算、低密度奇偶校验解码器、可重构计算、图形处理器

    更新于2025-09-23 15:19:57

  • [IEEE 2019年第21届透明光学网络国际会议(ICTON) - 法国昂热(2019.7.9-2019.7.13)] 2019年第21届透明光学网络国际会议(ICTON) - 半导体纳米光子波导中的手性量子光子学

    摘要： 可重构架构能为计算任务带来独特优势。它们兼具硬件的性能与能效以及软件的灵活性。在某些领域，这是无需定制集成电路就能实现所需实时性能的唯一途径。其功能可在运行生命周期内升级修复，并针对特定任务实例进行专门优化。我们综述了可重构计算领域，为架构、计算模型、工具、运行时重构及应用等方面积累的知识体系提供指引。

    关键词： 现场可编程门阵列、可重构计算、可重构逻辑、可重构架构

    更新于2025-09-19 17:13:59

  • [2019年IEEE光子学与电磁学研究秋季研讨会（PIERS-Fall）- 中国厦门（2019.12.17-2019.12.20）] 2019光子学与电磁学研究秋季研讨会（PIERS-Fall）- 微波方法研究全介质超表面的共振特性

    摘要： 低密度奇偶校验（LDPC）分组码因其逼近香农极限的特性而成为主流前向纠错方案。然而要实现兼具低延迟与高吞吐量的LDPC解码器并非易事，传统方案通常依赖ASIC和FPGA技术来满足解码器设计约束。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的发展，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案。本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优劣，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程可重构架构在通信系统领域尚未解决的关键问题。

    关键词： 并行计算、GPU、LDPC解码器、可重构计算、高级综合、CPU、LDPC码

    更新于2025-09-19 17:13:59

  • [2019年IEEE第46届光伏专家会议（PVSC）- 美国伊利诺伊州芝加哥（2019.6.16-2019.6.21）] 2019年IEEE第46届光伏专家会议（PVSC）- 考虑可移动离子的钙钛矿太阳能电池中MAPbI<sub>3</sub>/SnO<sub>2</sub>界面能带偏移的理论研究

    摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流前向纠错方案。然而，实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统方案通常采用ASIC和FPGA技术来满足解码器设计约束，但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的发展，多核与众核技术为新型编码设计中计算密集型原型阶段的专用LDPC解码器开发提供了灵活替代方案?；诖?，本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性与解码算法特征的关键设计空间探索方法。文章最后总结了并行可编程及可重构架构在通信系统领域存在的一系列开放性问题。

    关键词： 低密度奇偶校验码、高级综合、中央处理器、并行计算、LDPC解码器、可重构计算、图形处理器

    更新于2025-09-19 17:13:59

  • [2019年IEEE第46届光伏专家会议(PVSC) - 美国伊利诺伊州芝加哥(2019.6.16-2019.6.21)] 2019年IEEE第46届光伏专家会议(PVSC) - 40微米薄衬底上的柔性硅异质结太阳能电池

    摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流的前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一设计约束问题。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖?，本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的关键问题。

    关键词： 低密度奇偶校验码、高级综合、中央处理器、并行计算、LDPC解码器、可重构计算、图形处理器

    更新于2025-09-19 17:13:59