- 标题
- 摘要
- 关键词
- 实验方案
- 产品
-
4H-SiC MIS器件中高k介质的电学特性表征
摘要： 我们报道了关于在4H-SiC MISFETs中可能使用AlN或Al2O3作为栅极介质的有希望的结果。晶体AlN薄膜通过在1100°C下采用热壁金属有机化学气相沉积（MOCVD）生长。非晶Al2O3薄膜通过在热板上对薄铝层进行重复沉积和随后的低温（200°C）氧化制备而成。我们的研究表明，根据MIS电容器的电容-电压（CV）分析，AlN/4H-SiC和Al2O3/4H-SiC界面的界面陷阱密度非常低。电流-电压（IV）分析显示，AlN或Al2O3的击穿电场分别约为3 MV/cm或5 MV/cm。通过在300°C下使用等离子体增强化学气相沉积在AlN或Al2O3层顶部额外沉积一层SiO2，可以显著提高MIS电容器的击穿电压，而不会对AlN/SiC或Al2O3/SiC界面的质量产生明显影响。
关键词： MIS结构、界面陷阱、Al2O3/4H-SiC界面、AlN/4H-SiC界面
更新于2025-11-14 17:28:48
-
氧化物/势垒电荷对AlGaN/GaN金属-氧化物-半导体异质结构阈值电压不稳定性的影响
摘要： 通过电容-电压（CV）滞后测量与模拟研究了AlGaN/GaN金属-氧化物-半导体（MOS）异质结构的阈值电压不稳定性。我们重点分析了氧化物/半导体界面净电荷（Qint）对CV滞后的影响。模拟表明：由于界面能带弯曲差异，低密度（约1012 cm?2量级）的正负Qint均会导致平衡态下存在较浅的未占据氧化物/势垒界面态；而高密度负Qint（Qint/q≈-1013 cm?2）会产生极深的未占据界面态，这导致反向CV扫描时电子无法完全再发射，使得该情况下MOS异质结构的CV滞后显著大于前者。实验通过金属有机化学气相沉积生长的Al?O?栅介质MOS异质结构验证了Qint的影响——退火与非退火结构分别呈现-1.2×1013和+0.5×1012 cm?2的Qint值。结果表明：具有高密度负Qint的常关型AlGaN/GaN MOS异质结构场效应晶体管，相比?？推骷壮鱿帚兄档缪共晃榷ㄐ?。
关键词： MOS、Al2O3栅介质、异质结构场效应晶体管、界面陷阱、AlGaN/GaN
更新于2025-09-23 15:23:52
-
一种适用于分析4H碳化硅金属氧化物半导体场效应晶体管的方法
摘要： 碳化硅（SiC）金属氧化物半导体场效应晶体管（MOSFET）是下一代电力电子技术的关键器件。然而，界面陷阱的存在阻碍了从三端特性中精确确定器件参数。本文提出一种方法，与以往评估方案不同，该方法明确考虑这些缺陷。我们引入了一种针对SiC/SiO?特定界面陷阱谱的易处理参数化模型，该模型反映了已知数据体系。基于此，我们开发了一种分析方法，旨在从简单的三端特性中精确确定器件参数。为验证该方法，我们研究了具有显著不同缺陷密度的MOSFET。所得参数——载流子浓度、迁移率和阈值电压——与对同一器件进行的霍尔效应测量结果高度吻合，避免了传统评估技术固有的系统误差。通过这种改进方案，即使封装后的4H-SiC功率MOSFET也能得到有效表征，从而加速节能电力电子技术的创新周期。
关键词： 迁移率、碳化硅、霍尔效应、界面陷阱、阈值电压、MOSFET
更新于2025-09-23 15:23:52
-
采用PECVD法制备的SiNx、SiON和SiO2作为栅介质与钝化层的AlGaN/GaN MIS-HEMT
摘要： 在AlGaN/GaN金属-绝缘体-半导体高电子迁移率晶体管（MIS-HEMT）中，采用SiNx、SiON和SiO2三种不同绝缘层作为栅介质和钝化层。这些材料通过等离子体增强化学气相沉积（PECVD）系统制备。研究发现它们在栅极漏电流、击穿电压、界面陷阱和电流崩塌特性方面存在显著差异：SiON MIS-HEMT展现出最高的击穿电压和导通/截止电流比（Ion/Ioff）；SiNx MIS-HEMT在抑制电流崩塌方面表现优异但具有最高的栅极漏电流密度；SiO2 MIS-HEMT虽具有最低的栅极漏电流密度却出现金属-绝缘体-半导体（MIS）二极管的早期击穿现象。界面陷阱分析表明：SiNx MIS-HEMT具有最大的浅能级陷阱密度和最小的深能级陷阱密度，而SiO2 MIS-HEMT的深能级陷阱密度最高。通过光致发光（PL）光谱确认了导致电流崩塌的成因。综合直流（DC）特性来看，SiNx与SiON各具优缺点。
关键词： 界面陷阱，MISHEMT，氮化镓，等离子体增强化学气相沉积，电流崩塌，介质层
更新于2025-09-23 15:22:29
-
（邀请报告）通过热原子层沉积技术在Si<sub>0.7</sub>Ge<sub>0.3</sub>(100)表面制备HfO<sub>2</sub>/Al<sub>2</sub>O<sub>3</sub>纳米叠层薄膜
摘要： 为将硅锗（SiGe）集成至未来CMOS器件中，必须在SiGe表面沉积极薄的高k介质层并保持低界面缺陷密度。本研究采用原子层沉积（ALD）技术，以HfCl4和H2O为前驱体，制备了Al2O3/HfO2纳米叠层（含单层Al2O3的HfO2复合层）栅堆栈结构。通过电容-电压（C-V）谱定量分析了界面电学特性，发现纳米叠层结构的界面陷阱密度（Dit）比纯HfO2栅堆栈降低了一半。截面透射电镜结合能量色散X射线光谱（EDS）显示，在纳米叠层与Si0.7Ge0.3(001)衬底间形成了富SiOx中间层。该SiOx层几乎不含Ge元素，表明HfCl4/TMA纳米叠层沉积过程减少了界面处的GeOx。此外，SiGe表面Ge含量从30%富集至约70%，这与HfCl4/TMA纳米叠层工艺减少并重新沉积Ge至SiGe表面的机制相符。
关键词： 硅锗，原子层沉积，界面陷阱，高k电介质，纳米叠层
更新于2025-09-23 15:21:01
-
评估采用栅极与源/漏区欠叠结构的In$_{0.53}$Ga$_{0.47}$As FinFET中界面陷阱对14纳米以下技术节点短沟道效应的抑制作用
摘要： 采用栅源/漏极欠重叠鳍长（Lun）结构的硅FinFET器件多年来被有效用于抑制短沟道效应。本研究针对In0.53Ga0.47As材料的FinFET结构展开研究，通过三维TCAD模拟对14nm沟道长度且具有欠重叠结构的In0.53Ga0.47As FinFET进行多效应耦合分析，探究界面陷阱对器件的影响。通过研究陷阱效应对短沟道效应和本征延迟的主导作用，评估了欠重叠器件的变化趋势。同时展示了金属栅功函数波动（MGWF）对阈值电压和导通电流的影响。模拟设置了Lun=0、3nm、6nm和9nm四种情况，界面陷阱密度分别为10^12和10^14 cm^-2eV^-1。结果表明：随着Lun增大，亚阈值摆幅（SS）得到改善但以本征延迟为代价；当Lun超过6nm后SS提升趋于平缓。此外发现：由MGWF波动引起的阈值电压和导通电流相对标准偏差，在Lun增至6nm前持续改善，此后改善幅度不再显著。
关键词： In0.53Ga0.47As（砷化铟镓）、短沟道效应、本征延迟、界面陷阱、鳍式场效应晶体管（FinFET）、亚阈值摆幅、金属栅功函数变化
更新于2025-09-10 09:29:36
-
采用深能级瞬态谱技术评估SiO?/GeO?/Ge栅堆叠的边界陷阱
摘要： 采用锁相积分器结合深能级瞬态谱技术，建立了一种针对SiO2/GeO2/Ge栅极堆叠的边界陷阱（BT）评估方法。通过不同工艺制备了具有SiO2/GeO2/Ge栅极堆叠的Ge金属-氧化物-半导体电容器（MOSCAPs）。基于界面陷阱（IT）与BT信号对注入脉冲强度的不同依赖特性，成功实现了两者的分离。利用p型MOSCAPs测得距GeO2/Ge界面0.4 nm处的BT信号，其能量集中分布在靠近Ge价带顶附近区域，密度（Nbt）范围为10^17–10^18 cm^-3。通过n型MOSCAPs测得距GeO2/Ge界面2.8–3.4 nm范围内的BT信号，该深度范围内Nbt变化较小，其能量分布在靠近Ge导带顶附近的较宽能区，且Nbt值比p-MOSCAPs测量结果高出约一个数量级。该高Nbt值可能源于能量接近Ge导带顶上方1 eV的价带交替对态。研究还发现铝后金属化退火可钝化靠近Ge价带顶的IT和BT，但对靠近导带顶的缺陷无效。
关键词： 深能级瞬态谱、价带顶、导带底、界面陷阱、边界陷阱、锗金属-氧化物-半导体电容器
更新于2025-09-09 09:28:46