- 标题
- 摘要
- 关键词
- 实验方案
- 产品
-
3.5：优化LTPS-AMOLED阵列设计以增强抗ESD风险能力
摘要： 静电放电（ESD）是FPD（平板显示器）阵列制造中导致良率损失的重要原因。LTPS-TFT阵列工艺包含一系列吸盘夹持与传输步骤，其中部分步骤会产生摩擦电荷[1,2]。尽管已采用低阻抗材料的设备接触部件与玻璃基板，并实施了良好接地，ESD仍频繁发生。为探究ESD根本原因并降低其影响，需对LTPS-TFT阵列工艺开展系统研究。通过分析不同LTPS-AMOLED产品的ESD发生位置，我们发现以下三类与阵列设计相关的ESD成因：1. 相邻金属层重叠易引发ESD，例如EM的金属1线与Vdata的金属2跳线重叠、Vdata的金属1跳线与VDD的金属2跳线重叠、Vref的金属2线与Vdata的金属1跳线重叠；2. 对产品GIP（面板内栅极驱动器）区域ESD的研究表明，GIP扫描电路中电容C1/C2的间距（简称D1）及C1/C2面积差异与ESD明显相关——增大D1间距并减小C1/C2面积差异可提升产品抗ESD风险能力；3. CT（单元测试）区域ESD研究表明，CT ESD与IC焊盘（包括COF焊盘和IC输出焊盘）强相关，当IC焊盘直接连接CT电路时极易发生ESD。通过优化阵列设计可获得优异抗ESD风险的产品。
关键词： 金属线叠加、CT电路、GIP电路、ESD、阵列设计、LTPS-AMOLED
更新于2025-09-19 17:13:59
-
通过子模优化设计传感器阵列
摘要： 我们研究通过传感器阵列进行远场感知的问题。传统阵列几何设计技术对远场场景的先验信息不敏感。然而在许多应用中，这类先验信息是可获取的，并可用于设计更高效的阵列拓扑结构。我们将带场景先验的阵列几何设计问题表述为寻找能实现高效推断的采样配置问题，这最终转化为一个组合优化问题。虽然通用组合优化问题属于NP难问题且难以求解，但我们展示了如何利用子模优化理论为阵列设计问题开发高效算法——这些算法能保证获得的解与最优解之间保持恒定近似比。我们借助阵列设计与子模优化之间的关联，推导出若干重要结论。我们演示了在传感孔径受限条件下设计阵列的高效方法，以及满足组合布局约束的阵列设计方法。这种阵列设计与子模性之间的新颖关联，为在阵列设计领域运用子模优化领域日益丰富的研究成果与其他技术思路提供了可能。
关键词： 阵列设计、子模优化、远场传感
更新于2025-09-04 15:30:14