- 标题
- 摘要
- 关键词
- 实验方案
- 产品
-
图像处理加速器的高级综合实现与评估
摘要： FPGA最常被用作图形处理应用中的实现平台，因为其结构能有效利用空间和时间并行性。这类并行化技术存在根本限制——即既依赖处理模型又受系统硬件约束，可能迫使设计者重构架构和实现方案。预设计加速器能显著帮助设计者解决此问题并满足截止期限。本文展示了我们为灰度化和Sobel边缘检测（数字图像处理项目中最基础的两个算法）开发的加速器。我们采用纯手工编写的"裸机"VHDL设计实现了这些算法，将其制作为便携式USB加速设备，同时基于HLS设计了类似实现的叠加层以支持Python接口调用。两种架构的对比表明：当提供正确的编译器指令时，HLS生成的设计性能可达到甚至超越手写HDL实现。
关键词： 高级综合、现场可编程门阵列、硬件描述语言、Python、图像处理、加速器
更新于2025-09-23 15:22:29
-
基于HLS的可实现HDR算法开发方法
摘要： 算法的硬件适用性只有在实际硬件实现后才能验证。此处所指硬件为同时配备处理器和现场可编程门阵列（FPGA）的片上系统（SoC）。我们的目标是开发一个可在硬件上实现的简单算法，通过高级综合（HLS）技术减少手动编写硬件描述语言（HDL）的繁琐工作。我们提出了一种从单幅低动态范围（LDR）图像生成高动态范围（HDR）图像的算法，采用高光去除技术实现该目标。核心是开发无需参数、易于硬件实现的简易算法，为此我们利用图像统计信息。软件开发通过前沿技术验证，而HLS方法证实该算法具备硬件可实现性。算法性能采用四种无参考指标进行评估：根据结构相似性（SSIM）指数和峰值信噪比（PSNR）测量结果，硬件仿真输出与软件仿真输出的相似度分别达到至少98.87%和39.90分贝。本方法在使用HLS工具从单幅LDR图像开发硬件可实现的HDR算法方面具有创新性和有效性。
关键词： 片上系统、高动态范围图像、低动态范围图像、现场可编程门阵列、高级综合
更新于2025-09-23 15:22:29
-
[IEEE 2019年第46届光伏专家会议(PVSC) - 美国伊利诺伊州芝加哥(2019年6月16日-2019年6月21日)] 2019年第46届IEEE光伏专家会议(PVSC) - 1310纳米波长高效单色光伏发电转换的机遇
摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流的前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一设计约束问题。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖?，本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的关键问题。
关键词： 并行计算、GPU、LDPC解码器、可重构计算、高级综合、CPU、LDPC码
更新于2025-09-23 15:21:01
-
[IEEE 2019年第三届电子、材料工程与纳米技术国际会议(IEMENTech) - 印度加尔各答(2019.8.29-2019.8.31)] 2019年第三届电子、材料工程与纳米技术国际会议(IEMENTech) - I型周期结构对150度弯头基板集成波导共线臂的影响
摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流的前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一设计约束问题。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖?，本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的关键问题。
关键词： 并行计算、GPU、LDPC解码器、可重构计算、高级综合、CPU、LDPC码
更新于2025-09-23 15:21:01
-
[2019年IEEE可持续电力与能源会议(iSPEC) - 中国北京(2019.11.21-2019.11.23)] 2019年IEEE可持续电力与能源会议(iSPEC) - 基于RBM与LSTM-RNN结构结合天气因素量化的光伏功率精确短期预测方法
摘要： 低密度奇偶校验（LDPC）分组码因其逼近香农极限的特性而成为主流前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一解码器设计约束问题。但随着图形处理器等并行架构的兴起，以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖?，本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的关键设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的一系列开放性问题。
关键词： 低密度奇偶校验码、高级综合、中央处理器、并行计算、低密度奇偶校验解码器、可重构计算、图形处理器
更新于2025-09-23 15:19:57
-
[2019年IEEE光子学与电磁学研究秋季研讨会（PIERS-Fall）- 中国厦门（2019.12.17-2019.12.20）] 2019光子学与电磁学研究秋季研讨会（PIERS-Fall）- 微波方法研究全介质超表面的共振特性
摘要： 低密度奇偶校验（LDPC）分组码因其逼近香农极限的特性而成为主流前向纠错方案。然而要实现兼具低延迟与高吞吐量的LDPC解码器并非易事，传统方案通常依赖ASIC和FPGA技术来满足解码器设计约束。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的发展，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案。本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优劣，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程可重构架构在通信系统领域尚未解决的关键问题。
关键词： 并行计算、GPU、LDPC解码器、可重构计算、高级综合、CPU、LDPC码
更新于2025-09-19 17:13:59
-
[2019年IEEE第46届光伏专家会议（PVSC）- 美国伊利诺伊州芝加哥（2019.6.16-2019.6.21）] 2019年IEEE第46届光伏专家会议（PVSC）- 考虑可移动离子的钙钛矿太阳能电池中MAPbI<sub>3</sub>/SnO<sub>2</sub>界面能带偏移的理论研究
摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流前向纠错方案。然而，实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统方案通常采用ASIC和FPGA技术来满足解码器设计约束，但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的发展，多核与众核技术为新型编码设计中计算密集型原型阶段的专用LDPC解码器开发提供了灵活替代方案?；诖耍疚淖凼隽斯ナ昕杀喑蘈DPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性与解码算法特征的关键设计空间探索方法。文章最后总结了并行可编程及可重构架构在通信系统领域存在的一系列开放性问题。
关键词： 低密度奇偶校验码、高级综合、中央处理器、并行计算、LDPC解码器、可重构计算、图形处理器
更新于2025-09-19 17:13:59
-
[2019年IEEE第46届光伏专家会议(PVSC) - 美国伊利诺伊州芝加哥(2019.6.16-2019.6.21)] 2019年IEEE第46届光伏专家会议(PVSC) - 40微米薄衬底上的柔性硅异质结太阳能电池
摘要： 低密度奇偶校验（LDPC）分组码因其逼近信道容量的特性而成为主流的前向纠错方案。然而，要实现同时满足低延迟与高吞吐量的LDPC解码器并非易事。传统上通过ASIC和FPGA技术来解决这一设计约束问题。但随着图形处理器等并行架构的兴起以及CPU流式扩展技术的演进，多核与众核技术为新型编码设计中计算密集型原型开发阶段提供了专用LDPC解码器的灵活替代方案?；诖?，本文综述了过去十年可编程LDPC解码器领域的重要研究成果，分析了并行架构与数据并行编程模型的优缺点，并评估了针对底层编码特性及解码算法特征的设计空间探索方法。最后，本文总结了并行可编程与可重构架构通信系统领域尚未解决的关键问题。
关键词： 低密度奇偶校验码、高级综合、中央处理器、并行计算、LDPC解码器、可重构计算、图形处理器
更新于2025-09-19 17:13:59