- 标题
- 摘要
- 关键词
- 实验方案
- 产品
-
低温多晶硅有源矩阵有机发光二极管制造过程中含银化合物的研究
摘要： 在本研究中，我们系统调查了低温多晶硅有源矩阵有机发光二极管（LTPS-AMOLED）阳极湿法蚀刻过程中广泛生成的含银化合物。通过充分证据提出了该化合物的形成机制并予以验证。相关测试结果表明，与传统金属化合物不同，该化合物无法通过草酸水溶液去除。此外，在高温高湿环境（85°C，85%湿度）中，所报道的含银化合物会响应电场生长迁移，导致邻近集成电路焊盘短路，引发严重的产品可靠性失效。光谱测试结果显示，存在可靠性失效的产品表现为显示亮度降低和色坐标偏移。为改善含银化合物导致的可靠性失效，本文提出了五种潜在解决方案，其中大部分方案在本研究中得以实施。
关键词： 可靠性失效，LTPS-AMOLED，含银化合物，对电场的响应
更新于2025-09-23 15:21:01
-
3.5：优化LTPS-AMOLED阵列设计以增强抗ESD风险能力
摘要： 静电放电（ESD）是FPD（平板显示器）阵列制造中导致良率损失的重要原因。LTPS-TFT阵列工艺包含一系列吸盘夹持与传输步骤，其中部分步骤会产生摩擦电荷[1,2]。尽管已采用低阻抗材料的设备接触部件与玻璃基板，并实施了良好接地，ESD仍频繁发生。为探究ESD根本原因并降低其影响，需对LTPS-TFT阵列工艺开展系统研究。通过分析不同LTPS-AMOLED产品的ESD发生位置，我们发现以下三类与阵列设计相关的ESD成因：1. 相邻金属层重叠易引发ESD，例如EM的金属1线与Vdata的金属2跳线重叠、Vdata的金属1跳线与VDD的金属2跳线重叠、Vref的金属2线与Vdata的金属1跳线重叠；2. 对产品GIP（面板内栅极驱动器）区域ESD的研究表明，GIP扫描电路中电容C1/C2的间距（简称D1）及C1/C2面积差异与ESD明显相关——增大D1间距并减小C1/C2面积差异可提升产品抗ESD风险能力；3. CT（单元测试）区域ESD研究表明，CT ESD与IC焊盘（包括COF焊盘和IC输出焊盘）强相关，当IC焊盘直接连接CT电路时极易发生ESD。通过优化阵列设计可获得优异抗ESD风险的产品。
关键词： 金属线叠加、CT电路、GIP电路、ESD、阵列设计、LTPS-AMOLED
更新于2025-09-19 17:13:59