研究目的
研究采用集成FET存取器件的相变存储器(PCM)单元进行基于累积的计算,并展示高效因数分解。
研究成果
研究表明,采用场效应管访问器件的CMOS集成相变存储器单元能够通过基于累加器的计算方案执行算术运算。脉冲间的中间状态至少能稳定保持一小时,从而实现一种非冯·诺依曼计算模式——计算与数据存储在同一物理位置进行。未来工作可通过缩小器件尺寸来提升该方案的可靠性并降低功耗。
研究不足
累加方案在较高算术基数下的可靠性会降低。目前未采取特定步骤来优化基于累加的计算方案的性能,这表明未来工作中存在改进潜力。
1:实验设计与方法选择:
本研究采用集成FET访问器件的相变存储器(PCM)单元来探索基于积累的运算。研究方法包括对PCM单元施加电脉冲以观察其开关行为和积累特性。
2:样本选择与数据来源:
实验使用90纳米工艺节点制造的"蘑菇型"PCM单元。
3:实验设备与材料清单:
配备FET访问器件的PCM单元、用于RESET和激励脉冲的电脉冲发生器。
4:实验步骤与操作流程:
首先使用快速高幅值脉冲对PCM单元进行RESET操作,随后施加相同脉冲进行激励直至单元电阻降至预设决策阈值以下,记录所需脉冲次数。
5:数据分析方法:
分析激励脉冲幅度和RESET脉冲特性对积累特性的影响,并研究中间态的稳定性。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容