研究目的
研究金属漏斗及垂直与横向锥形硅波导的不同参数对所设计耦合器性能的影响,该耦合器用于实现等离激元器件与传统绝缘体上硅器件的混合集成。
研究成果
结合表面等离子体组件与SOI组件的使用,可实现密集且高性能的电光集成,从而扩展集成电路的处理能力。一个500纳米×220纳米的SOI波导被高效耦合至一条100纳米宽通道(该通道刻蚀在100纳米厚的金层中)。该耦合器长度为1.18微米——比先前报道更短,而FDTD模拟表明其在C波段的平均耦合效率达87%。
研究不足
制造缺陷不可避免;因此,通过数值计算评估了设计的三维锥形结构与金属漏斗在厚度偏差及侧壁粗糙度方面对所设计耦合器性能的影响。
1:实验设计与方法选择:
本研究采用三维时域有限差分(FDTD)方法设计和优化锥形漏斗耦合器,仿真中使用Lumerical内置材料模型。
2:样品选择与数据来源:
条形波导和锥形结构由硅制成并置于二氧化硅衬底上,上包层为空气,金属选用金。
3:实验设备与材料清单:
仿真中采用15纳米的网格划分步长,在金属-电介质界面处额外使用2纳米的超精细网格。
4:实验流程与操作步骤:
通过模式源向绝缘体上硅(SOI)波导注入横磁(TE)模式,耦合效率计算为传输至金属-电介质-金属(MDM)等离子体激元波导的功率与SOI波导可用功率之比。
5:数据分析方法:
通过调节垂直与横向锥形硅波导及金属漏斗的几何参数来分析耦合器性能。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容