研究目的
开发用于非线性CMOS图像传感器中硬实时校正固定模式噪声和滤除椒盐噪声的数字电路方法。
研究成果
该论文成功开发并验证了用于非线性CMOS图像传感器中固定模式噪声校正和单像素噪声滤波的数字电路方法，展示了其在全高清视频处理中的高效性和可扩展性。这些电路效果显著且高效，资源占用和功耗低，为未来设计提供了基准参考。
研究不足
这些方法通过FPGA实现进行验证，但可能无法完全代表ASIC性能。该研究聚焦单色传感器，未涉及彩色滤光阵列。未测试4K超高清以上更高分辨率的可扩展性，且功耗评估仅针对所选低成本FPGA设备。
1：实验设计与方法选择：
本研究采用通用FPGA设计流程，通过Matlab处理设计模板和参数来自动生成VHDL代码。数字电路设计方面，使用逆多项式回归进行FPN校正，采用自适应窗口中值滤波进行SPN滤除。
2：样本选择与数据来源：
实验验证采用48×64像素对数型CMOS图像传感器原型数据。
3：实验设备与材料清单：
Xilinx（ISE 14.7）和Altera（Quartus 13.0）的FPGA工具，目标器件为Xilinx XC6SLX4和Altera EP3C5；Matlab用于脚本编写与仿真。
4：7）和Altera（Quartus 0）的FPGA工具，目标器件为Xilinx XC6SLX4和Altera EP3C5；Matlab用于脚本编写与仿真。 实验步骤与操作流程：
4. 实验步骤与操作流程：生成电路并进行功能与时序仿真，评估其复杂度、最高频率及功耗。验证包括手动信号分析与软件算法自动比对。
5：数据分析方法：
复杂度以逻辑单元和存储位衡量；最高频率通过静态时序分析确定；功耗分解为静态和动态分量，由FPGA工具计算。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
FPGA
XC6SLX4
Xilinx
Used for implementing and testing the generated digital circuits for FPN correction and SPN filtering.
-
FPGA
EP3C5
Altera
Used for implementing and testing the generated digital circuits for FPN correction and SPN filtering.
-
FPGA Design Tool
ISE 14.7
Xilinx
Used for synthesis, translation, mapping, place-and-route, and simulation of the digital circuits.
-
FPGA Design Tool
Quartus 13.0
Altera
Used for synthesis, translation, mapping, place-and-route, and simulation of the digital circuits.
-
Software
Matlab
MathWorks
Used for scripting to generate VHDL code from design templates and parameters, and for simulation and data analysis.
-
登录查看剩余3件设备及参数对照表
查看全部
