研究目的
研究具有6×6纳米2横截面的<110>晶向n/p型锗纳米线晶体管的电学特性、性能及可扩展性,与硅纳米线晶体管进行对比,并探究界面层势垒高度及源漏隧穿效应的影响。
研究成果
在28纳米沟道长度下,环绕栅极CMOS器件的内禀ION性能约为硅器件的两倍,这种优势一直保持到源漏隧穿效应在更小尺度下降低亚阈值摆幅为止。该性能对界面层势垒高度较为敏感,尤其是n型器件因各向异性谷效应而更为明显。该模型准确捕捉了弹道比和IV特性,并通过实验数据验证。
研究不足
该模拟假设界面层与锗之间不存在界面陷阱密度(Dit=0),而实际器件中可能并非如此。散射参数基于硅鳍式场效应晶体管校准后直接应用于锗,未进行调谐,可能忽略了材料特异性效应。本研究聚焦于特定截面和晶向,限制了结论对其他几何结构的普适性。
1:实验设计与方法选择:
本研究采用多子带玻尔兹曼输运方程(MSBTE)模拟导通态性能,使用弹道量子输运求解器计算源漏隧穿(SDT)电流。能带参数通过经验赝势法和紧束缚法提取。SDT计算采用量子透射边界法(QTBM),并通过非平衡格林函数(NEGF)进行验证。
2:样本选择与数据来源:
模拟的锗和硅纳米线晶体管具有特定横截面(锗为6×6nm2,硅参考文献中多种尺寸)。数据包含文献中的能带参数及用于验证的实验开态/关态电流比(BR)数据。
3:实验设备与材料清单:
仿真软件:MinimosNT(Global TCAD Solutions)、NEMO5。材料:锗、硅、不同势垒高度的界面层。
4:实验流程与操作步骤:
MSBTE与泊松方程的自洽求解。考虑波函数穿透界面层时的本征能态计算。模拟不同条件(如势垒高度、沟道长度)下的IV特性、弹道比和亚阈值摆幅。
5:数据分析方法:
将弹道比模拟结果与实验数据进行对比。利用统计和量子输运模型分析子带结构、电流-电压特性及可扩展性趋势。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容