研究目的
通过开发一种新型的菊花链下行接口，以降低功耗并提高吞吐量，从而实现基于NAND闪存的高带宽、大容量存储系统。
研究成果
基于SCM2的下行接口成功实现了高带宽、大容量与低功耗的兼顾，能够高效处理12.8 Gb/s速率下的32个NAND封装。该方案突破了传统拓扑结构的限制，证明了其在未来存储系统中的可行性，不过上行应用仍需进一步研究。
研究不足
SCM2技术目前仅应用于下行链路接口；上行链路应用需要额外的解决方案。若无进一步优化，该架构在扩展至更多封装数量或更高数据速率时可能面临挑战。
1：实验设计与方法选择：
本文提出采用锥形带宽设计的菊花链架构，并运用SCM2技术实现逐桥选择性数据提取。通过信号复用与解复用高效处理多个NAND封装。
2：样本选择与数据来源：
实验使用台积电28纳米CMOS工艺制造的原型芯片，测试平台包含主板、子板及通过堆叠连接器连接的NAND板。
3：实验设备与材料清单：
包括测试芯片、主板、子板、NAND板、FPGA、堆叠连接器，以及用于监测的示波器和ADC等测量仪器。
4：实验流程与操作步骤：
收发器架构采用HWPS和IBIC等关键组件实现。测量过程涉及生成并传输SCM2信号，在桥接芯片中接收解调，并评估误码率与功耗。
5：数据分析方法：
通过测量误码率评估性能，量化功耗。分析星座图和眼图验证信号完整性。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
CMOS process
28-nm
TSMC
Fabrication of the test chip for the transceiver.
-
FPGA
Used as a Toggle DDR I/F in the NAND board for testing.
-
ADC
Analog-to-digital converter used for monitoring and testing purposes.
-
DAC
Digital-to-analog converter, considered but not used due to complexity; implemented with simpler circuits.
-
Toggle DDR I/F
Toggle DDR2.0, Toggle DDR3.0
Interface for NAND flash memory packages, used in the system design.
-
登录查看剩余3件设备及参数对照表
查看全部
