研究目的
研究高温(高T)硅和硅锗电子/空穴自旋量子比特及量子比特集成电路(IC)在商用22纳米FDSOI CMOS技术中的可行性,并通过模拟探索其扩展至2纳米尺寸的潜力。
研究成果
该论文证明,在量产的22纳米全耗尽绝缘体上硅(FDSOI)CMOS技术中,量子比特与高保真读出电路可在2开尔文温度下实现单片集成。随着晶体管最小特征尺寸的持续缩小,更高温度下的运行将成为可能。
研究不足
由于低约束能和耦合能,量子比特的运行目前仅限于100毫开尔文以下的温度。缺乏单片集成进一步降低了读出保真度和计算速度。
1:实验设计与方法选择:
本研究针对量子计算集成电路的22nm FDSOI CMOS技术特性进行表征,重点研究量子比特与电子器件在同一芯片上的集成。
2:样本选择与数据来源:
采用量产22nm FDSOI工艺制备的晶体管、量子比特、跨阻放大器(TIA)及量子比特-TIA集成电路。
3:实验设备与材料清单:
使用Lake Shore CPX VLT系统在300K和2K温度下进行芯片级直流参数与S参数测量。
4:实验流程与操作步骤:
在低温环境下测量最小尺寸硅沟道n型MOSFET、锗硅沟道p型MOSFET以及双量子点互补量子比特。
5:数据分析方法:
分析谐振隧穿特性及集成电路的性能指标。
独家科研数据包,助您复现前沿成果,加速创新突破
获取完整内容