研究目的
展示采用模板辅助选择性外延（TASE）技术在硅衬底上单片集成的InGaAs n型鳍式场效应晶体管（n-FinFETs），以提升低功耗逻辑和射频应用的性能。
研究成果
采用TASE和RMG工艺成功在硅上集成了InGaAs n型FinFET器件，对于90纳米栅长的器件实现了良好的静电控制，导通电流达到100微安/微米，亚阈值摆幅为85毫伏/十倍频程。使用掺杂延伸区和间隔层改善了关态性能。通过进一步缩小栅长和鳍宽可实现未来性能提升。
研究不足
平面堆垛缺陷的存在以及生长过程中铟含量的非预期漂移可能会影响材料质量。当栅极长度小于40纳米时，短沟道效应占主导地位，若不降低性能则限制了进一步的尺寸缩减。
1：实验设计与方法选择：
该方法采用模板辅助选择性外延（TASE）技术实现硅基局部集成InGaAs，并结合CMOS兼容的替代金属栅极（RMG）工艺流程。包括使用金属有机化学气相沉积（MOCVD）进行外延生长、数字刻蚀制备掺杂延伸区以及多种刻蚀与沉积技术。
2：样品选择与数据来源：
以带有热氧化层的硅晶圆作为衬底，通过电子束光刻（使用PMMA光刻胶）完成样品图形化。
3：实验设备与材料清单：
设备包含电子束光刻系统、MOCVD反应腔、扫描电子显微镜（SEM）、扫描透射电子显微镜（STEM）、反应离子刻蚀（RIE）系统、原子层沉积（ALD）腔室及溅射设备。材料包括硅晶圆、SiO2、PMMA光刻胶、牺牲层、InGaAs前驱体（TMGa、TMIn、TBAs）、Al2O3、非晶硅、SiNx、HF、HCl、臭氧、钨、TiN、HfO2及形成气体。
4：PMMA光刻胶、牺牲层、InGaAs前驱体（TMGa、TMIn、TBAs）、Al2O非晶硅、SiNx、HF、HCl、臭氧、钨、TiN、HfO2及形成气体。 实验流程与操作步骤：
4. 实验流程与操作步骤：工艺流程涵盖氧化物层沉积、种子区图形化、牺牲层沉积与图形化、MOCVD生长InGaAs、伪栅极制备、间隔层沉积、数字刻蚀、抬升源漏区再生长、层间介质沉积、栅极堆叠沉积、金属化及退火处理。
5：数据分析方法：
电学特性表征包括测量IDS-VG曲线、亚阈值斜率、导通电流、截止电流及跨导；材料质量通过STEM和SEM进行分析。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
Scanning Transmission Electron Microscope
ARM-200F
JEOL
Used for structural analysis and material characterization of the InGaAs devices.
-
Scanning Electron Microscope
SU8000
Hitachi
Used for imaging the InGaAs structures and devices during fabrication.
-
Metal-Organic Chemical Vapor Deposition Reactor
Used for epitaxial growth of InGaAs within oxide cavities.
-
Reactive Ion Etching System
Used for dry etching processes during device fabrication.
-
Atomic Layer Deposition Chamber
Used for deposition of high-k dielectric layers in the gate-stack.
-
E-beam Lithography System
Used for patterning seed areas and other features with high precision.
-
登录查看剩余4件设备及参数对照表
查看全部
