研究目的
展示并比较采用裸机VHDL设计和基于HLS方法实现的灰度处理与Sobel边缘检测图像处理加速器，评估其性能与效率。
研究成果
基于HLS的设计在处理时间和效率方面略优于手动VHDL实现，表明HLS工具能以更高的生产率产出具有竞争力或更优的结果。该研究凸显了HLS技术从学术研究向FPGA设计实际部署的转化，提供了循环展开和流水线等优化手段。未来工作可探索更广泛的应用场景及进一步优化方案。
研究不足
该研究仅限于特定的FPGA开发板（DE2-115和Pynq-Z1）以及图像处理算法（灰度化和Sobel边缘检测）。平台间的硬件差异可能会影响比较结果。HLS方法需要正确的编译器指令才能实现最佳性能，而这对所有设计来说可能并非易事。输入图像集固定为50张640x480分辨率的图片，这可能无法代表所有可能的场景。
1：实验设计与方法选择：
本研究比较了两种工作流程——纯HDL（VHDL）实现方案和基于Vivado HLS的高层次综合实现方案。设计方案针对图像处理加速器，聚焦灰度转换与Sobel边缘检测算法。VHDL设计使用Altera Quartus进行仿真与综合，而HLS设计通过Xilinx Vivado HLS将C++代码转换为VHDL。
2：样本选择与数据来源：
输入集包含50张640×480分辨率的未压缩BMP格式图像。通过处理这些图像评估性能指标（如PSNR）与质量指标。
3：实验设备与材料清单：
设备包括Altera DE2-115 Cyclone IV E FPGA开发板、Xilinx Pynq-Z1开发板，以及搭载Intel Core i5-4460 CPU（16GB内存）、运行Windows 10的工作站。软件工具：Altera Quartus 15.0、Vivado HLS、Pynq-Z1专用Python库。
4：Vivado HLS、Pynq-Z1专用Python库。 实验流程与操作步骤：
4. 实验流程与操作步骤：VHDL设计通过USB向FPGA传输图像，经定制VHDL?？榇砗笫涑鼋峁?；HLS设计利用Pynq-Z1板的Python覆盖层配合AXI DMA进行数据传输处理。测量并对比处理时间与质量指标。
5：数据分析方法：
通过计算均方误差（MSE）和峰值信噪比（PSNR）比较图像质量，处理时间经时钟频率归一化处理。从综合报告中分析资源利用率与功耗数据。
独家科研数据包，助您复现前沿成果，加速创新突破
获取完整内容-
FPGA
Cyclone IV EP4CE115
Altera
Used as the implementation platform for the bare-metal VHDL design, providing logic elements and memory for image processing accelerators.
-
USB Controller
CY7C67200
Cypress
Manages USB communication between the FPGA board and the host computer for data transfer in the VHDL design.
-
FPGA Board
DE2-115
Altera
Development board housing the Cyclone IV FPGA, used for implementing and testing the VHDL-based image processing accelerator.
-
FPGA Board
Pynq-Z1
Xilinx
Development board based on Zynq-7000 SoC, used for the HLS-based implementation with Python overlays for image processing.
-
Software
Quartus 15.0
Altera
Used for simulation and synthesis of the VHDL design in the bare-metal implementation.
-
Software
Vivado HLS
Xilinx
High-Level Synthesis tool used to generate VHDL from C++ code for the HLS-based implementation.
-
CPU
Core i5-4460
Intel
Part of the workstation used for running host software and comparisons with CPU-based image processing.
-
DMA
AXI DMA
Xilinx
Direct Memory Access IP used in the HLS design for efficient data transfer between memory and AXI4-Stream interfaces.
-
登录查看剩余6件设备及参数对照表
查看全部
